poster333

Спутниковые ресиверы DRE(DRS)-4500. Устройство и ремонт

Полнофункциональный однокристальный AVC-декодер NP4 фирмы Neotion, кроме функций дескремблера, обеспечивает обработку входного транспортного сигнала TS, преобразование его в элементарный поток требуемой программы, AVC-декодирование в несжатые звуковой и видеосигналы. Дополнительно в микросхеме происходит сжатие получаемых сигналов изображения и звука по стандарту MPEG-2, что позволяет использовать её совместно с внешними однокристальными декодерами. На кристалле микросхемы предусмотрено размещение коммуникационного независимого IP-ядра для сетевой связи Ethernet.


Структурная схема микросхемы NP4 показана на рис. 10. Основой её CPU-подсистемы служит 32-разрядное ядро ARM946, в разработку которого положена Гарвардская архитектура. В нем обеспечивается прямой доступ к SRAM-памяти объёмом 64 Кбайт, которая хранит как сигналы команд, так и данных. Уменьшение времени доступа к внешней памяти этих сигналов базируется на применении встроенной кэш-памяти.

Образцовые частоты, необходимые CPU, MPEG-декодеру, декодеру звука, формирует генератор. Он использует в качестве задающей частоту внутреннего образцового генератора, стабилизированного внешним кварцевым резонатором частотой 27 МГц. Колебания генератора делятся цепочкой делителей и направляются в соответствующие узлы декодера с требуемым фазовым соотношением. Коэффициент деления, а также фазы выходных сигналов устанавливают программно. Рабочая частота ядра CPU равна 108 МГц.

Система памяти микросхемы разделена на встроенную и внешнюю. Встроенная память, наряду со SRAM, имеет по 8 Кбайт кэш-памяти команд и данных (I и D CACHE). SRAM может быть организована как кэш-память данных. Кэш-памяти команд и данных адресуемы непосредственно.

Для загрузки управляющей программы CPU-подсистема имеет встроенную однократно программируемую загрузочную память BOOT ROM. Управляющая программа находится во внешней FLASH-памяти, доступ к которой происходит через последовательный SPI-интерфейс. Его можно запрограммировать для широкого интервала временных характеристик процесса доступа к внешней памяти. DDR-интерфейс обеспечивает обмен информацией между микросхемой и внешней памятью DDR-SDRAM объёмом 64 Мбит. Внешняя память используется видео- и аудиодекодерами MPEG-4, видеокодером MPEG-2, генератором OSD-графики, а также CPU.

Для загрузки CPU, контроля и слежения за системой, а также периферийного сканирования через стандартный (IEEE 1194.1) порт ТАР (Test Access Port) используют JTAG-интерфейс. Он позволяет работать с высокими тактовыми частотами и обеспечивает улучшенные функциональные возможности при отладке и оптимизации программного кода пользователя.

У микросхемы NP4 имеется один входной интерфейс сигналов TS, на вход которого приходят сигналы MPEG-2/AVC. Интерфейс дескремблирует, демультиплексирует и выделяет требуемые данные конкретной телевизионной программы из транспортных сигналов TS. Пакеты элементарных потоков PES (Packetized Elementary Stream) передаются контроллером прямого доступа к памяти DMA на видео- и аудиодекодеры MPEG-4 через циркулярный буфер, организованный во внешней памяти DDR-SDRAM. Секционные данные направляются контроллером DMA в отдельный буфер для дальнейшей обработки CPU. Фильтр пакетного идентификатора PID обеспечивает выделение для последующей обработки блоков (слотов) 32 PID, представляющих собой видео-, звуковые и информационные пакеты. Дескремблирование происходит в подсистеме TS по стандартам криптографии DVB-CSA и SHL.


К микросхеме возможно подключение двух Cl-слотов через сдвоенный ведущий интерфейс стандарта ISO/IEC EN5022 с использованием внешних коммутаторов. Доступ к САМ-модулям, включаемым в систему, и управление ими обеспечивает микроконтроллер, работающий в хост-режиме. Микросхема также может работать в качестве "клиента”, как это сделано в описываемом коре-модуле, с применением Cl-интерфейса как ведомого.

Для обеспечения защиты передаваемой информации возможно использование любых алгоритмов её шифрования (CRYPTOWORKS, DRE CRYPT и других). При этом микросхема содержит аппаратные узлы (криптопроцессор), работающие в системе SHL3 с устанавливаемым индивидуально пользовательским алгоритмом шифрования. Для использования систем со смарт-картами предусмотрен интерфейс ISO 7816-3 (Т=0, Т=1, Т=14).

Видеоподсистема состоит из комбинации видеодекодера AVC и видеокодера AVC, представляющих собой DSP-npo-цессоры. Видеодекодер AVC обрабатывает в реальном времени сигналы телевизионных программ стандартного качества SD с разрешающими способностями 720 х 480 (60 Гц) и 720 х 576 (50 Гц) и запоминает их в MPEG-SRAM. Из этой памяти сигналы Y и С формата 4:2:0 в нескомпрессированном цифровом виде могут выводиться через интерфейс ВТ.656 на внешний ЦАП. Для преобразования форматов изображения декодер обеспечивает горизонтальную и вертикальную фильтрацию сигналов. Меню пользователя отображается на экране посредством OSD-графики.

Нескомпрессированный видеосигнал из памяти MPEG-SRAM может быть подан на видеокодер AVC. Он может сжимать сигнал в стандарте MPEG-2 в реальном времени и в стандарте AVC не в реальном времени. Такая функция задействована в описываемом коре-модуле. Декодированный цифровой сигнал звукового сопровождения выводится в формате I2S или формате Sony.

Микросхема NP4 содержит большой набор последовательных интерфейсов, обеспечивающих синхронную и асинхронную связь с относительно медленными внешними устройствами. Параллельные (I/O) порты имеют по восемь разрядов. Каждый разряд может быть организован как на ввод, так и на вывод информации. Линии портов выступают связными для выполнения функций синхронных и асинхронных интерфейсов и других устройств. Сетевую работу в микросхеме обеспечивает интерфейс Ethernet MAC 802.3. Он совместим со спецификациями МИ 802.3 10/100 BASE-T и стеками IP, UDP, RTP, RTSP, UPnP Связь может происходить с компонентами WiFi, Bluetooth и Home Plug.

Процессор NP4 производили в 324-выводном корпусе PFBGA размерами 15x15 мм. Микросхема питается от трёх постоянных напряжений: ядро — напряжением + 1,8 В, шина обмена с памятью DDR-SDRAM — +2,5 В, а периферия и интерфейсы — +3,3 В.

Коре-модуль на микросхеме NP4 декодирует сигналы принятых телевизионных программ, сжатых по стандарту MPEG-4 AVC SD (Level 3.0, Main Profile). Декодер содержит мощный аппаратный ускоритель. Внешний вид коре-модуля представлен на рис. 11. Полученный несжатый сигнал кодируется в реальном времени по стандарту MPEG-2 и выводится на выход коре-модуля.

Кроме DRE CRYPT, коре-модуль поддерживает такие распространённые системы криптокодирования, как VIACCESS, IRDETO, CONAX и т. д. в сочетании с необходимым ПО. При этом каждый модуль имеет свой уникальный серийный номер, который защищён от считывания. Для обеспечения функционирования смарт-карт используется полностью совместимый интерфейс ISO 7816-3.

На плате коре-модуля находится FLASH-память объёмом 16 Мбит, содержащая управляющее ПО. Его обновление может происходить из потока DVB путём ОТА-апгрейда. Кроме этого, коре-модуль имеет память DDR-SDRAM объёмом 128 Мбит, предназначенную для его функционирования.

Коре-модуль устанавливают в соединитель SO DIMM 144. Размеры модуля — 67,6 х 51 х 2 мм при массе 10 г. Он питается напряжением +5 В. Потребляемый ток (в мА) в зависимости от режима работы следующий:

329 — при декодировании в стандарте MPEG-4 и СА-дескремблировании;

302 — только при декодировании в MPEG-4;

251 — в случае декодирования в стандарте MPEG-2.


На рис. 12.1 и 12.2 изображена принципиальная схема коре-модуля на микросхеме NP4: на рис. 12.1 показаны элементы и соединения центральной части с процессором, а на рис. 12.2 — расположенные слева и справа от него. Основой коре-модуля следует назвать микросхему U210 — NP4 CIC-0019-0500. Управляющее ПО записано в SRIFLASH-память U302B — AT45DB161D фирмы Atmel. Микросхема U301 — MT46V8M16-6TD фирмы Micron — DDRSDRAM-память, a U401 — NCN6010 фирмы ON Semiconductor представляет собой преобразователь уровней для работы SIM-карт и служит интерфейсом картридера. Поскольку в описываемом ресивере сетевой интерфейс не предусмотрен, микросхема U501 и окружающие её элементы не установлены.

Питание микросхем в коре-модуле обеспечивают три интегральных стабилизатора напряжения (DC-DC преобразователи): U101 — +3,3 В, U103 — +2,5 В и U102 — +1,8 В.

В ноябре 2007 г. фирма Neotion представила новое поколение однокристальных AVC-декодеров NP4+ и стала выпускать их в первом квартале 2008 г. Основные отличия нового декодера от предшественника NP4 заключаются в следующих особенностях:

1. В микросхеме применено более мощное ядро на основе CPU ARM926, работающее на тактовой частоте 144 МГц (немного позже были выпущены микросхемы с тактовой частотой 180 МГц), что позволило расширить возможности проектируемых устройств (например, сопровождение звукового стандарта ААС).

2. Криптопроцессор удовлетворил повышенные требования безопасности, позволяющие снизить вероятность несанкционированного доступа к закрытой информации. Дополнительными особенностями стало оснащение кристалла блоками защиты передаваемых
данных DTCP (Digital Transmission Content Protection), блоками цифрового шифрования AES (Advanced Encryption Standard) и использованием однократно программируемых OTP-блоков памяти программ. Такие узлы позволили организовать возможность использования стандартов передачи и защиты DLNA (Digital Living Network Alliance) и DRM (Digital Rights Management).

3. Картридер SD-карт стал работать с новым профилем НС, поддерживающим функции DVR (Digital Video Recorder) и отложенного приёма (параллельный приём двух программ с последующим их просмотром).

Спроектированную фирмой Neotion микросхему NP4+ выпускала фирма ТЕЕ — европейское подразделение концерна Toshiba corporation. Микросхему производили по технологии 130 нм в 289-выводном корпусе PFBGA размерами 15x15 мм.