ЦИФРОВАЯ СХЕМОТЕХНИКА
 

Здравствуйте будущие коллеги. Очень нужна ваша помощь с контрольной по ЦС. Не могу выполнить 2 задания. Помогите кто чем может.

Разложить заданный коэффициент деления на простые множители (2, 3 и
5)
Построить принципиальную схему делителя частоты с заданным
коэффициентом деления на JK триггерах.
Построить принципиальную схему делителя частоты с заданным
коэффициентом деления на базе четырехразрядных двоичных счетчиков.
Начертить временную диаграмму работы ДЧ (5 импульсов до и после
импульса сброса) Коэффициент деления для ДЧ
на JK триггерах 100. Коэффициент деления для ДЧ на
счетчиках 54.

Рассчитать число линий данных и линий адреса для проектируемого
запоминающего устройства (столбец А задания)
Рассчитать число линий данных и линий адреса для одной микросхемы
(столбец В задания)
Рассчитать число микросхем, требуемых для реализации проектируемого
запоминающего устройства
Начертить принципиальную схему запоминающего устройства c
организацией «А» на микросхемах с организацией «В»(А (ЗУ в целом)2Кх4. В (одной микросхемы)1Кх1)

Просьба тапками особо не закидывать. Я стараюсь разобраться в этих заданиях но получается плохо:net: